JPH0710422Y2 - 回路モジュール - Google Patents
回路モジュールInfo
- Publication number
- JPH0710422Y2 JPH0710422Y2 JP6334689U JP6334689U JPH0710422Y2 JP H0710422 Y2 JPH0710422 Y2 JP H0710422Y2 JP 6334689 U JP6334689 U JP 6334689U JP 6334689 U JP6334689 U JP 6334689U JP H0710422 Y2 JPH0710422 Y2 JP H0710422Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit module
- circuit
- open collector
- collector buffer
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000872 buffer Substances 0.000 claims description 25
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Small-Scale Networks (AREA)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6334689U JPH0710422Y2 (ja) | 1989-05-31 | 1989-05-31 | 回路モジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6334689U JPH0710422Y2 (ja) | 1989-05-31 | 1989-05-31 | 回路モジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH033053U JPH033053U (en]) | 1991-01-14 |
JPH0710422Y2 true JPH0710422Y2 (ja) | 1995-03-08 |
Family
ID=31593306
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6334689U Expired - Lifetime JPH0710422Y2 (ja) | 1989-05-31 | 1989-05-31 | 回路モジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0710422Y2 (en]) |
-
1989
- 1989-05-31 JP JP6334689U patent/JPH0710422Y2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH033053U (en]) | 1991-01-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2001044959A1 (en) | Peripheral bus extender | |
JPH0710422Y2 (ja) | 回路モジュール | |
JP2000132287A (ja) | I2cバス用インタ―フェイス | |
JPH07104795B2 (ja) | エラ−検出方式 | |
JP3075820B2 (ja) | 終端抵抗検出回路 | |
JP2560558B2 (ja) | パッケージ誤実装時の排他制御方式 | |
JP2666199B2 (ja) | 多重伝送装置 | |
JPS587097B2 (ja) | デイジタル回路 | |
JPH0755012Y2 (ja) | アドレス設定構造 | |
JPH05303540A (ja) | 情報処理装置 | |
JPS6347106Y2 (en]) | ||
JPS58108856A (ja) | 端末制御装置の信号分離制御方式 | |
JP3118750B2 (ja) | 最遠端終端方式 | |
JPH04120129U (ja) | 制御装置 | |
JPH06295214A (ja) | システム・バス装置 | |
JPS6217255U (en]) | ||
JPH01114133A (ja) | 信号伝送回路 | |
JPS6360409B2 (en]) | ||
JPH05347610A (ja) | バスインターフェース回路 | |
JPH02142223A (ja) | パリティチェック方式 | |
JPS6346009A (ja) | インピ−ダンス整合用抵抗内蔵ic装置 | |
JPH04278742A (ja) | 受信データの誤り検出方法 | |
JPH02247761A (ja) | バスインターフェースユニット | |
JPH05274067A (ja) | 情報処理装置 | |
JPS6020651A (ja) | 光多重伝送機の制御方式 |